随着无线基础设施向3G及更高规格的系统演进，每个网络子系统都承受着必须应对不断提高的性能和带宽要求的压力。在3G基站中，基带处理板卡是计算为密集、同时也是进行信号处理的地方。设计师面临的一个选择就是采用FPGA或ASIC的普通交换芯片，增加DSP的计算周期，以实现参照数据处理和分布能力。同时，可采用具有较大缓冲容量的双端口或多端口存储器来对缓冲数据进行随机存取。

但是，成本与设计的复杂性导致的上市时间延迟通常与使用FPGA或ASIC有关。而且，在FPGA或ASIC上实现完整的串行RapidIO(sRIO)端口和逻辑堆栈需要更多的门数，从而导致自制技术的交换解决方案的效率低下。而对于采用双端口存储器而言，也有其不足之处。IDT公司的现场应用工程师林文海指出，采用双端口存储器的传统方案，每片DSP都要配一片RAM，使得板上器件很多，集成度低；此外，DSP之间不能互相通信，端口的带宽也存在局限。

在这种情况下，IDT近期发布了用于无线基带处理应用的DSP集群的预处理交换芯片(PPS)。这款芯片采用串行RapidIO互连，集成了一套创新的字节级和信息包级处理能力，用来为任务密集型DSP“分忧”。IDT公司流量控制管理部产品经理Bill Beane表示，PPS可支持的操作包括对准采样长度、信息包内的采样重新排序、升序转换、混合或分解信息包、多个信息包求和、组播信息包和把采样发送到存储器中各自的具体位置(DMA)。此外，IDT公司还可根据用户提出的要求，将其它简单的数据处理也增添到PPS中。

Beane解释说：“通过分担DSP/CRP中‘低价值’或‘重复性’的任务，PPS可使集群内DSP的性能提高20%，从而有助于集中处理其它计算密集的任务，以满足下一代无线基础设施的设计要求。”

IDT的PPS将传统数据处理执行与交换结构集成在一起，通过提供DSP低端处理的卸载定制功能提高了效率，也因此减少或消除了对FPGA/ASIC的需求。这些功能包括内部信息包和内部采样处理，以及集成的DMA能力和多输入资源的求和信息包能力。卸载价值低的处理可使DSP集中于更高价值的运算，有助于客户以相同或更低的成本提供比竞争对手更高的价值。DSP集群也能够支持更多的通道或用户，降低特定容量的总体功耗。通过集成求和运算，PPS有助于减少元件总数，而无须使用分立的元件处理系统任务。它还能提供强大的性能以满足应用要求，接近100Gbps的内部带宽可支持基带处理或其它DSP集群应用。

此外，PPS可支持系统的同步输入和输出。该功能可简化复杂的RF基带系统运算，确保TDM型及TDM相似型或完全基于信息包系统的顺畅与高效转换。PPS拥有业界的端口数，可提供40个高配置性双向sRIO链接，包括10个4×宽的端口，或多达22个1×宽的端口，或4×和1×的组合端口。每个端口均可进行1.25Gb、2.5Gb或3.125Gb传输速度，以及短距离(芯片到芯片)或长距离(底板)传输距离的独立编程。

软硬件工具可提供系统仿真易用性

IDT定于7月中推出贴装在兼容ATCA的评估板上的PPS。该板采用AMC高度，适用于基带处理演示。PPS与 4 个德州仪器TC16482 DSP(也可选择TC16455 DSP)一起，为快速安装、初始化和预处理交换芯片（PPS）性能的在线评估提供充足的软件。该板可实现现实的案例研究，有助于从DSP到PPS的任务和运算的移动，并可观察系统的性能。除了评估板和相关硬件外，IDT还提供强大的软件工具，可为设计师提供实现广泛的仿真、支持基于简化RF和DSP卡交易模式的板卡和系统评估能力。这些器件型号包括标准交换和预处理交换芯片模式，使系统设计师可以通过对大量关键参数的处理，包括预处理功能、端口数、端口速度、信息包长度和交换使用等，获得预处理能力的好处。该仿真工具延迟精确，而且可使用现有器件的API和GUI。

IDT面向WCDMA、CDMA2000等3G无线应用的PPS采用676球BGA倒装封装，符合欧盟RoHS指令要求，目前已可提供样品，并将于今年11月开始量产。据悉，该公司今后还将推出专门面向OFDM应用的PPS芯片。