台积电和ARM日前宣布：双方在65纳米低功耗测试芯片上的设计合作显著降低了其动态功率和耗散(Leakage)功率。两家公司认为创新的低功耗设计技术对于终的成功起到了关键的作用。

长达一年的合作成果是一片拥有先进功耗管理技术的基于ARM926EJ-S处理器的65纳米测试芯片。通过采用动态电压和频率缩放技术，测试芯片可以在针对各种运行模式的可能功耗水平下运行。这样，ARM测试芯片将动态功耗降低了50%以上。此外令人瞩目的是在这个台积电65LP低耗散工艺上，先进的功率门控技术进一步把待机耗散降低了8倍。

ARM Fellow David Flynn表示：“随着移动设备使用先进的处理程序来提供更强大的功能和性能，功耗效率成为半导体行业面临的严峻的挑战。ARM和台积电合作开发65纳米和45纳米技术，这个项目表明通过技术合作以及全功能芯片的实现，我们可以降低耗散功率和动态功率。”

测试芯片整合了低功耗存储宏单元、电平切换开关、双稳态多谐振荡器以及为多电压定制的工艺库中的绝缘单元。

台积电和ARM在功耗管理方面的合作是其为提供强大的低功耗性能所制定的广泛的策略中的一个组成部分。通过这个测试芯片项目所开发的新的功耗管理特性包括：