工作在2.5Gbps速率的PCI Express互连技术正在慢慢地向前演进，预计将在今年年底前发展到2.0版，届时数据率将翻一番，达到5Gbps。相关细节问题在近期召开的PCI特别兴趣小组(PCI-SIG)年会上进行了讨论。一般说来，要将某项既定设计中的数据传输速率提高一倍，就意味着所需传输距离可缩短一半。这样一来，工程师就面临着一些共性问题——如是否须对现有设计的某些连接器、电路板材料或其它方面进行变更，使其在现有外形因素条件下可以适应新的速率等级？

       “其中比较大的一个问题是2.0版是否能够应对所有的PCI Express外形因素？为此就要迅速启动一轮全新的仿真。”惠普X86架构服务器事业群的互连专家Michael Krause指出。而仿真过程可能历时长达2个月，他补充道。

       目前比较明朗的是“所有2.0版PCI Express的设计预算都很紧张，”英特尔公司的技术项目经理Ramin Neshati表示。他在PCI Express技术2.0版发轫之初就开始涉足其开发工作。速率为2.5Gbps的PCI Express 1.1版存在400皮秒的抖动容限，这一指标在2.0版中将缩短为200皮秒。此外，Neshati表示，时钟和锁相环需要能够应对大部分更趋严苛的限制。

图1: 英特尔的Neshati：2.0版的设计预算非常紧张

       虽然近有提案建议将PCI Express 2.0版的应用限制在阻抗为85欧姆的电路板上，但仿真测试可能会表明现有的100欧姆水平就已经够用，起码在部分应用方案中就是如此。

2.0版的新特性及其应用

       与此同时，设计师们也意识到，5Gbps速率版本的PCI Express中将增添若干新的特性。其中就包括访问控制特性——允许软件来控制互连的包路由，并防止黑客进行欺骗和数据重新路由，而这主要是针对点对点数据传输而言。这种特性将应用在PCI Express芯片组、交换芯片和多功能器件中。

       2.0版中还具备另一项新特性，即当链接速率或带宽自动降低时，软件就会得到通报。如果对PCI Express的链路调训(link-training)状态机进行升级，就使软件可对配置进行控制，并能调节PCI Express 2.0链接的速率。

       对于图形芯片而言，除了可以实现更高性能，还能利用2.0版的快速通道功能，从而使主板无须集成图形处理器，只需利用系统的主存储器即可。但是，未来少数几代的台式电脑和笔记本电脑也许将采用一种混合方式，即以5Gbps的PCI Express处理图形工作、而以2.5Gbps的PCI Express处理其它所有工作。

       在服务器领域，串行ATA(SATA)和串行连接SCSI(SAS)标准正准备将速率从3Gbps提升至6Gbps，这也对2.0版的PCI Express提出了需求。此外，面向以太网、Infiniband和光纤信道(Fibre Channel)的多端口控制器也需要更快的系统连接速率。

PCI-SIG近期工作重点

       在不同外形因素的PCI Express附加产品的工作方面，PCI-SIG也介绍了近期的工作动态。据悉，设计用于插在笔记本电脑显示器侧的PCI Express卡的开发已经暂停，因为工程师们发现，由于存在发热、卡厚度及与LCD模块的电磁屏蔽等问题，他们无法以足够低的成本开发出这种卡。

       作为替代措施，PCI-SIG已决定定义一种尺寸为迷你卡(mini-card)一半的卡——Mini mini-card ，以用在笔记本电脑和小型台式机中。该超级迷你卡宽30mm，高26mm；两块这样的超级迷你卡拼在一起，基本上与现有迷你卡的尺寸(30mm×51mm)相当。这种超级迷你卡主要用于笔记本电脑的订单生产(build-to-order)，即使在一刻，也可针对用户的需求配置蓝牙、Wi-Fi或其它无线技术。

       与此同时，线缆版的PCI Express标准制定工作也在缓慢进行。该标准的A 0.7草案(包括16x以及1x、4x和8x版本)已经下发给PCI-SIG组织的成员公司，而线缆的成本目前还不能确定。

       按照这种标准草案的设想，线缆将用于链接不同机架中的服务器，发挥快速驳入(docking)连接或在分散的台式设计中链接不同的计算和存储模块的作用。但在PCI Express 2.0基础性的仿真工作完成之前，现有额定工作速率为2.5Gbps、传输距离可达10米的线缆是否仍然能够用于5Gbps速率版本的PCI Express就会一直无法明朗化。

       PCI-SIG在I/O虚拟化方面的工作仍在继续进行，这种I/O虚拟化将可同时用于现有的1.1版和下一代的2.0版PCI Express。2.0版规范在今年年中时已接近拟定0.5版草案，而完整版早可在今年年底完成。2.0版规范包括用于设备共享、地址转换服务(ATS)以及单/多处理器系统的多个独立规范。其中，ATS规范要求的I/O端点和控制处理器芯片组等新增硬件的数量相对较少，尽管这些硬件对于完成缓存功能而言必不可少。

3.0版尚无时间表

       除了介绍近期的工作，PCI-SIG的主管也展望了更远的未来。该组织希望在转向光连接前，能发布基于铜线的另一个版本的PCI Express规范，即将2.0版的5Gbps速率再提高到其1.5至 2.2倍。

       PCI-SIG目前正就接收器均衡和发射预加重(pre-emphasis)进行实验，以弄清究竟哪种技术可在合理的时间框架内，以PC能接受的价格提供10Gbps的速率。

       “大家都希望连接能做得更小、更薄、更快且功耗更低。而保持功耗不变是项艰巨挑战，” Neshati表示, “更新一代的互连技术尚无时间表，也没有命名，但当市场时机成熟时，它就会应运而生。”

       一些图形技术公司指出，10Gbps链接速率一旦就绪，独立的图形产品将使集成了图形功能的CPU芯片组的优势顿失，而这种集成在当今的主流PC中非常普遍。这样的图形产品将推进第三代PCI Express的开发工作。

作者：麦利